Departamento de Ciência da Computação - UFF

Fundamentos de Arquiteturas de Computadores

Memória Cache

Profa. Débora Christina Muchaluat Saade debora@midiacom.uff.br

http://www.ic.uff.br/~debora/fac

Memória Cache

Fundamentos de Arquiteturas de Computador

- ✓ Capítulo 5 Livro do Mário Monteiro
- ✓ Conceituação
 - Princípio da localidade
 - · Funcionamento da memória cache
- ✓ Elementos de projeto de memória cache
 - · Mapeamento de dados MP/cache
 - Algoritmos de substituição de dados na cache
 - Políticas de escrita pela memória cache

,

Diferença de velocidade entre Processador/MP

Fundamentos de Arquiteturas de Computador

 Processador executa operação rapidamente e fica em estado de espera (wait state) para receber dados da memória




Figura 5.1 Exemplo de diferença de velocidade P/MP. Enquanto o processador gasta 2 ns adicionando dois dados a MP gasta 100 ns transferindo os dados para o processador.

3

Diferença de velocidade entre Processador/MP

Fundamentos de Arquiteturas de Computadores

- Na década de 1960, diversos pesquisadores (principalmente da IBM) se reuniram para analisar o comportamento dos processos (programas)
 - Princípio da localidade (locality of reference ou principle of locality)


Conceito de Localidade

Fundamentos de Arquiteturas de Computad

- Programa executável tem instruções ordenadas sequencialmente
 - Quando programa executa, processador busca instruções sequencialmente em memória, exceto quando ocorre um loop ou comando de desvio, em que a sequência de acesso é alterada abruptamente.
 - Princípio de localidade
 - · Localidade espacial
 - Localidade temporal

5

Localidade Espacial Fundamentos de Arquitettivas de Computadores MP Outro programa Parte 1 do progr. A Call autordina 1 parte 2 parte 3 parte 3 Figura 5.2 Um programa em execução com várias partes (exemplo do princípio de localidade especial).



Cache

Fundamentos de Arquiteturas de Computado


- ✓ Memória cache (cache de RAM entre CPU/MP)
- ✓ Cache de disco (entre MP/Disco)
- ✓ Cache do browser web (armazenamento local)
- Etc.

8

Funcionamento da Memória Cache

Fundamentos de Arquiteturas de Computador

 Memória cache possui velocidade de acesso alta e capacidade para armazenar partes de um programa de forma a aproveitar o princípio da localidade



Funcionamento do Acesso a Memória

Fundamentos de Arquiteturas de Computadore


- Processador inicia operação de leitura e coloca endereço da MP no BE
- Sistema de controle de cache (chipset) intercepta o endereço, interpreta o conteúdo e verifica se o dado está ou não em cache
 - Se estiver, acerto (hit) → cópia do dado é transferida da cache para o processador pelo BD
 - Se não estiver, falta (miss) → controle da MP é acionado para recuperar o bloco da MP e transferi-lo para cache, para em seguida, transferir ao processador pelo BD
 - Tempo de acesso é bem maior

10

Funcionamento do Acesso a Memória

Fundamentos de Arquiteturas de Computado

✓ Conexão entre processador, memória cache e MP



Funcionamento do Acesso a Memória

Fundamentos de Arquiteturas de Compu

- Princípio da localidade espacial, é muito provável que o acesso seguinte seja sequencial
 - Sistema busca da MP o dado solicitado e mais alguns, que supõe que serão usados em seguida
 - MP dividida em blocos de X bytes e cache divida em linhas de X bytes de largura
- Deseja-se máximo de acertos (hits) e mínimo de faltas (misses) para um bom desempenho
 - Eficiência da cache
 - $E_c = (acertos (hits)/ total de acessos) * 100$
 - Normalmente é da ordem de 95% a 98%

Organização da Memória Cache

Fundamentos de Arquiteturas de Computada

 Memória cache é organizada em linhas de X bytes





Figura 5.6 Organização básica de uma memória cache.

1

Organização da Memória Cache e MP

Fundamentos de Arquiteturas de Computador


- ✓ MP organizada em blocos de X células (1 byte)
- ✓ Cache organizada em linhas de X bytes
 - Tag ou rótulo indica o endereço do bloco da MP



Organização da Memória Cache e MP

Fundamentos de Arquiteturas de Computador

- Quantidade de blocos da MP é muito maior que quantidade de linhas da cache
 - Métodos para mapear blocos da MP em linhas da cache
 - Direto
 - Associativo
 - Associativo por conjunto



Projeto de Memória Cache

Fundamentos de Arquiteturas de Computadore

- ✓ Função de mapeamento de dados MP/cache
- ✓ Algoritmo para substituição de dados na cache
- ✓ Política de escrita pela cache
- ✓ Níveis de cache
- ✓ Definição do tamanho das memórias cache L1 e L2
- ✓ Escolha da largura de linha de cache

16

Mapeamento de Dados MP/cache

Fundamentos de Arquiteturas de Computado

- ✓ MP tem N células (numeradas de 0 a N-1)
- MP organizada como conjunto de B blocos (numerados de 0 a B-1)
 - · Cada bloco da MP é constituído de X células (bytes)
 - tamanho da MP = B x X
- \checkmark Quantidade de blocos B = N / X
- Memória cache organizada como conjunto de L linhas, cada uma com X bytes
 - $Tamanho\ da\ cache = L\ x\ X$
- √ Tamanho da cache << tamanho da MP


17


Mapeamento de Dados MP/cache


Fundamentos de Arquiteturas de Computador


- Uma linha da cache pode armazenar diferentes blocos da MP, por isso precisa identificar que bloco armazena em cada momento
 - · Tag ou rótulo da linha
- Como determinar em que linha da cache cada bloco de memória será armazenado?
 - Métodos para mapear blocos da MP em linhas da cache
 - Mapeamento direto
 - Mapeamento associativo
 - Mapeamento associativo por conjunto


Mapeamento Direto Fondamentos de Arquiteuras de Computadores ✓ Cada bloco da MP tem uma linha previamente definida onde será armazenado • Cache tem L linhas - Linha = bloco MOD L • Bloco 0 na linha 0 • Bloco 1 na linha 1 • • Bloco L-1 na linha L-1 • Blocos 0, L, 2L, 3L, etc. são mapeados na linha 0 • Blocos 1, L+1, 2L+1, 3L+1, etc. são mapeados na linha 1 •











Tamanho da Cache

Fundamentos de Arquiteturas de Computado

- Número de bits necessários para armazenar dados + Número de bits necessários para armazenar tags
 - · No exemplo:
 - 64K x 8 bits dados
 - 1K x 16 bits tags
 - Total de 66KB

25

Acesso a Cache com Mapeamento Direto Fundamentos de Arquiteturas de Computadores ✓ Endereço da MP é interpretado pelo sistema de controle da cache • 2 bits tag • 2 bits linha • 1 bit endereço do byte ✓ Identifica a linha selecionada (2 bits centrais) ✓ Verifica se bloco está na cache • Compara tag linha com tag endereço ✓ Se for igual → hit • Valor do byte é passado para processador pelo BD

Sistema inicia a localização do bloco na MP para transferir cópia para a linha específica

- endereço do bloco corresponde aos 4 bits mais significativos

26

Acesso a Cache com Mapeamento Direto Findamentos de Arquiteturas de Computadores Cache Octobre Oct

Figura 5.12 Exemplo de acesso à memória cache por m


Acesso a Cache com Mapeamento Direto

Fundamentos de Arquiteturas de Computadores

- Se processador modificar o valor do bloco em cache (operação de escrita), este deve ser copiado para memória principal
- Para saber se houve alteração no conteúdo do bloco em cache, utiliza-se um bit adicional em cada linha que será setado (1) por uma operação de escrita, ou mantido em zero (0), caso contrário.

28

Acesso a Cache com Mapeamento Direto Outro exemplo: Endereço da MP é interpretado pelo sistema de controle da cache - 16 bits tag tag linha - 10 bits linha 16 hits - 6 bits endereço do byte • Identifica a linha selecionada (10 bits centrais) · Verifica se bloco está na cache Compara tag linha com tag endereço Se for igual → hit - Valor do byte é passado para para processador pelo BD senão 🗲 miss Sistema inicia a localização do bloco na MP para transferir cópia para endereço do bloco corresponde aos 26 bits mais significativos



Mapeamento Direto

Fundamentos de Arquiteturas de Computado

- ✓ Simples e de baixo custo de implementação
- ✓ Processamento rápido do endereço
- ✓ Problema da localização fixa dos blocos em cache
 - Se o programa fizer sucessivos acessos (loop) a palavras situadas em blocos alocados na mesma linha, haverá necessidade de sucessivos acessos a MP (misses)
 - Relação acerto/faltas será baixa → baixo desempenho

31

Exemplo

Fundamentos de Arquiteturas de Computador

- Considere uma MP com 64MB de capacidade associada a uma cache de 2K linhas, cada uma com largura de 16 bytes. Determine o formato do endereço a ser interpretado pelo sistema de controle de cache que utiliza maneamento direto.
- Capacidade da MP = $64MB = 2^{26}$
 - cada endereço tem 26 bits
 - Blocos de 16B
- Total de blocos = $64MB / 16B = 4M = 2^{22}$
- Cada bloco tem endereço de 22 bits
- \checkmark Capacidade da cache = 2K x 16B = 32KB = 2^{15}
- ✓ Total de linhas = 2K = 2¹¹
 - cada linha tem 11 bits
- Tag do bloco tem 11 bits




32

Mapeamento Associativo

Fundamentos de Arquiteturas de Computador

- Oposto do mapeamento direto, não existe posição fixa para cada bloco de memória em cache
- Um bloco de memória pode ser armazenado em qualquer linha da cache
 - Necessidade de escolha de qual bloco será substituído
 políticas de substituição de linhas
- Sistema de controle compara endereço do bloco completo com a tag de cada linha
- ✓ Para verificação rápida
 - Deve realizar comparação simultânea em todas as linhas
 - Em memórias cache maiores, custo do hardware é elevado


33



Mapeamento Associativo

Fundamentos de Arquiteturas de Computado

- ✓ Capacidade da MP = 32B = 2⁵
 - cada endereço tem 5 bits
 - Blocos de 2B
- ✓ Total de blocos = $32B / 2B = 16 = 2^4$
 - · Cada bloco tem endereço de 4 bits (tag)



35

Acesso a Cache com Mapeamento Associativo

Fundamentos de Arquiteturas de Computador

- Endereço da MP é interpretado pelo sistema de controle da cache
- 4 bits bloco (tag)
- 1 bit endereço do byte
- Verifica se bloco está na cache



- Valor do campo bloco é replicado em todos os elementos de comparação (1 por linha)
- Compara tag de cada linha com bloco do endereço
- Todas as comparações são feitas simultaneamente
- Se for igual > hit
 - · Valor do byte é passado para processador pelo BD
- senão → miss
 - Sistema inicia a localização do bloco na MP para transferir cópia para a linha escolhida de acordo com a política de substituição de linhas

Acesso a Cache com Mapeamento Associativo b 0101 ⊗ 5.15 Exemplo de acesso à memória cache por meio de

Mapeamento Associativo

- ✓ Flexibilidade na alocação e armazenamento de blocos em cache
- ✓ Hardware mais complexo com aumento do custo e complexidade do sistema de controle de cache
 - · Para cache com milhares de linhas, teríamos milhares de circuitos comparadores
- ✓ Maior quantidade de bits na cache (tag armazena endereço completo do bloco)

Exemplo

- Considere um sistema de computação com memória cache de 32KB de capacidade, constituída de linhas com 8 bytes de largura. A MP possui capacidade de 16MB. Calcule a quantidade de bits necessárias para implementação da cache com mapeamento associativo.
- Total bits cache = total bits dados + total bits tags
- Total bits dados = $32K \times 8$ bits = 262.144 bits
- Total bits tags = quantidade linhas cache x largura do bloco (tag)
- Quantidade linhas cache = 32KB / 8 bytes = $4K = 2^{12}$
- Quantidade de blocos = $16MB / 8B = 2M = 2^{21}$
- Endereço do bloco tem 21 bits (largura do bloco) Total bits tags = $4K \times 21 = 84Kbits = 86.016$
- Total bits cache = total bits dados + total bits tags
 - Total = 262.144 + 86.016 = 348.160 bits = 340Kbits

21 hits

Mapeamento Associativo por Conjunto

- ✓ Tenta resolver o problema de conflito de blocos na mesma linha (mapeamento direto) e problema de custo da comparação do campo tag (mapeamento associativo)
 - · Solução de compromisso entre as técnicas anteriores
- ✓ Divide-se o espaço de linhas da cache em conjuntos de N
- Cada conjunto é tratado pelo sistema como método direto
- Dentro de cada conjunto, o método é o associativo


Mapeamento Associativo por Conjunto

✓ Exemplo:


- MP de 32B (25)
 - Blocos de 2B
 - 16 blocos
- · Memória cache de 4 linhas de 2B cada
- Cache é dividida em 2 conjuntos (21) de 2 linhas cada
 - Conjunto tem 1 bit
- 8 blocos em cada conjunto (23)

- Tag tem 3 bits

tag conjunto 3 bits



Acesso a Cache com Mapeamento Associativo por Conjunto Fundamentos de Arquiteturas de Computadore • Endereço da MP é interpretado pelo sistema de controle da cache • Tag − 3 bits • Conjunto − 1 bit • 1 bit endereço do byte • Valor do campo conjunto é identificado • Verifica se bloco está na cache • Valor do campo tag é replicado em todos os elementos de comparação (1 por linha do conjunto) • Todas as comparações são feitas simultaneamente • Se for igual → hit • Valor do byte é passado para processador pelo BD • senão → miss • Sistema inicia a localização do bloco na MP para transferir cópia para a o conjunto específico — A linha dentro do conjunto é escolhida de acordo com a política de substituição de linhas



Exemplo

Fundamentos de Arquiteturas de Computado

Seja uma MP constituída de blocos com largura de 32 bytes, associada a uma cache com 128KB, que usa mapeamento associativo por conjunto de 4. Em um dado instante, o processador realiza um acesso, colocando o seguinte endereço 3FC92B6. Determine qual deverá ser o valor binário do conjunto que será localizado pelo sistema de controle de cache.

45

Exemplo

Fundamentos de Arquiteturas de Computador

- ✓ Endereço de 7 algarismos hexa = 7 x 4 = 28 bits
- √ 32 bytes (2⁵) por bloco = endereço do byte tem 5
 bits
- Quantidade de linhas = total cache / largura da linha
 - $128KB/32B = 4K = 2^{12}$
- Quantidade de conjuntos = quantidade linhas / tamanho do conjunto
 - $4K/4 = 2^{10} \rightarrow campo \ conjunto \ tem \ 10 \ bits$
- ✓ Campo tag tem 28 5 10 = 13 bits

tag conjunto endereço do byte

13 bits 10 bits 5 bits

Exemplo

Fundamentos de Arquiteturas de Computador

- ✓ Endereço 3FC92B6
- ✓ Em binário: 0011 1111 1100 1001 0010 1011 0110



- ✓ Tag (13 bits) = 00111111111001
- ✓ Conjunto (10 bits) = 0010010101
- ✓ Endereço do byte = 10110

47

Mapeamento Associativo por Conjunto

Fundamentos de Arquiteturas de Computador

- ✓ A maioria dos sistemas emprega mapeamento associativo por conjunto, variando o valor de N
 - Conjuntos de 4, 8, 16
- À medida que a capacidade da cache aumenta, aumenta-se o número de linhas por conjunto (N), de modo a equilibrar as vantagens dos métodos anteriores
 - facilidade de identificação do conjunto e flexibilidade da posição do bloco no conjunto

Algoritmos de Substituição de Dados na Cache

Fundamentos de Arquiteturas de Computado

- Qual dos blocos armazenados deve ser substituído por um novo bloco? (L << B)
- Decisão necessária quando método de mapeamento é associativo
- ✓ Algoritmos:
 - LRU Least Recently Used
 - FIFO First-In, First-Out
 - LFU Least Frequently Used
 - · Escolha aleatória

49

LRU - Least Recently Used

Fundamentos de Arquiteturas de Computado

- ✓ Escolha o bloco que não é usado há mais tempo
- Bit indicando que linha foi usada pelo processador
- ✓ Em caches associativas por conjuntos de 2 → simples de implementar
 - Quando uma das linhas for acessada, bit é setado (1) e o bit da outra linha do conjunto é zerado
- ✓ Quando aumenta a associatividade, problema se torna maior → difícil implementar processo de forma exata

50

Algoritmos de Substituição de Dados na Cache

Fundamentos de Arquiteturas de Computadore

- ✓ FIFO First-In, First-Out
 - · Esquema de fila
 - Primeiro a chegar é o primeiro a sair
 - Escolha independe da frequência de uso do bloco pelo processador
- ✓ LFU Least Frequently Used
 - · Bloco que teve menos acessos pelo processador é escolhido
- ✓ Escolha aleatória
 - Bloco é escolhido aleatoriamente, independente de seu uso pelo processador

51

Algoritmos de Substituição de Dados na Cache

Fundamentos de Arquiteturas de Computadore

- Estudo sobre memórias cache, baseado em simulações, indica que escolha aleatória reduz muito pouco o desempenho do sistema em comparação com os demais algoritmos
 - Simples de implementar
- Quando associatividade aumenta (conjuntos de 4/8/etc), LRU e aleatório quase se equivalem em desempenho
 - Aleatório é mais simples e barato em termos de hardware

52

Política de Escrita pela Memória Cache

Fundamentos de Arquiteturas de Computadore

- ✓ Operações de escrita do processador são feitas em cache
 - Necessário atualizar MP para sistema manter correção e integridade
- ✓ Antes de substituir o bloco em cache, é necessário verificar se foi alterado e se alterações já foram feitas na MP
- Algumas considerações:
 - MP pode ser acessada pela cache ou por dispositivos de E/S (DMA – Direct Memory Access)
 - Cache por ter sido alterada e MP ainda não
 - MP pode ter sido alterada e cache está desatualizada
 - MP pode ser acessada por vários processadores, cada um com sua cache
 - MP pode ser alterada e outras caches estarem desatualizadas

53

Política de Escrita pela Memória Cache

Fundamentos de Arquiteturas de Computadore

- ✓ Write through escrita em ambas
 - · Cada escrita em cache acarreta escrita em MP
 - Caso haja outros processadores, estes também alteram suas caches
 - · Mesmo conteúdo sempre nas duas memórias
- ✓ Write back escrita somente no retorno
 - Escrita só é atualizada em MP quando bloco for substituído e se foi atualizado
 - Bit adicional é setado (1) se bloco foi atualizado em cache
 - Quando for substituído, se bit correspondente estiver setado, escrita é feita na MP
- ✓ Write once escrita uma vez

Política de Escrita pela Memória Cache

- ✓ Write through escrita em ambas
- Write back escrita somente no retorno
- Write once escrita uma vez
 - Apropriada para sistema multiprocessados (cada um com sua cache) compartilhando mesmo barramento
 - Controlador da cache atualiza MP quando bloco foi atualizado pela primeira vez (write through) e alerta outros componentes que compartilham o barramento
 - Eles são notificados sobre alteração e impedem o uso da palavra específica
 - Próximas alterações são feitas somente em cache local e o bloco só é atualizado em MP quando for substituído (write

- pode haver grande quantidade de escritas desnecessárias em MP
- reduz desempenho do sistema
- Write back

Write through

- Minimiza desvantagem anterior
- MP pode ficar desatualizada para utilização por outros dispositivos (E/ S), o que os obriga a acessar o dado através da cache

Comparação entre as técnicas de escrita

- Write once
 - · Conveniente para sistemas multiprocessados
 - Não é muito usada ainda
- Estudos sobre cache indicam que a percentagem de escrita é pequena (da ordem de 15%)
 - · Política simples de write through

Níveis de Cache

- ✓ Nível 1 (Level 1) ou L1
 - · Sempre localizada no interior do processador
 - · Cache primária
 - Cache L1 de instruções e cache L1 de dados
- ✓ Nível 2 (Level 2) ou L2
 - · normalmente localizada no exterior do processador (placa
 - Cache secundária
 - · Alguns processadores têm L2 interna a pastilha do processador
- ✓ Nível 3 (Level 3) ou L3
 - Quando processador possui L1 e L2 interna, é a cache externa ao processador (placa mãe)

Exemplos de cache L1

Tabela 5.1 Exemplos de Caches em Processadores

Processadores	Fabricante	Tamanho da Cach
80486	Intel	8 KB
Athlon K7	AMD	I-64KB e D-64KB
Pentium	Intel	I-8KB e D-8KB
Pentium MMX	Intel	I-8KB e D-24KB
Pentium PRO	Intel	I-8KB e D-8KB
PowerPC 601	Motorola/IBM	32 KB
Pentium III	Intel	I-8KB e D-24KB
Pentium 4	Intel	I-8KB e D-8KB
Athlon 64	AMD	I-64KB e D-64KB
Power 5	IBM	64KB
Itanium	Intel	I-16KB e D-16KB

Tamanho da Memória Cache

- ✓ Definição do tamanho adequado depende de vários fatores:
 - Tamanho da memória principal
 - Relação acertos/faltas
 - Tempo de acesso da MP e das caches L1 e L2
 - Custo médio por bit da MP e das caches L1 e L2
 - Natureza do programa em execução
- Exemplos
 - Faixa entre 32KB e 256KB para cache L1
 - Faixa entre 64 KB a 4MB para cache L2
- ✓ Largura de linha ótima é uma decisão difícil
 - · Linha maior atende ao princípio da localidade espacial
 - Desvios nos programas (if-then-else) aumentam o número de faltas
 - É comum encontrar caches com linhas entre 8 e 32 bytes